home>hardware<softwaremobilehi-figamesnetworkphotoforum

Cell Broadband Engine Architecture: il cuore della Playstation 3 visto da vicino

di Antonio Trapanese
07 Marzo 2006


Una vista ravvicinata, per esperti del settore, dell'architettura Cell Broadband Engine sviluppata da Sony, IBM e Toshiba, che promette di rivoluzionare il mondo dell'informatica e dell'elettronica. Le prime applicazioni pratiche del Cell saranno la Plays

Categorie Articoli
> Prove
> Attualità
> Approfondimenti
> Interviste
Altro su HIRC
> Segnalaci una notizia
> Advertising
> Forum
Ultime dal forum
Visualizza HIRC del
//
Cenni alla gestione delle interruzioni
La gestione delle interruzioni su un processore Cell è leggermente più articolata rispetto a quella dei processori tradizionali, infatti essendo presenti su un chip più entità incapaci di gestirle (le SPE), è necessario che queste vengano inoltrate al PPE, che poi provvederà alla loro gestione.
Per realizzare questo meccanismo senza penalizzare le prestazioni, è stata approntata una soluzione particolarmente efficiente: il PPE è dotato del classico sistema di gestione delle interruzioni tipico delle architetture PowerPC, a questo però si aggiunge l’IIC (Internal Interrupt Controller) che è un componente destinato a raccogliere le eccezioni generate dalle SPE, o dalle periferiche (le cui comunicazioni passano sempre attraverso l’EIB), ad analizzarle ed a ordinarle in base alla priorità. Una voltà fatto ciò l’IIC inoltra le interruzioni all’”External” Interrupt Controller integrato nel PPE.

La gestione delle interruzioni sul Cell

Ovviamente mentre viene servita una interruzione, questa può essere interrotta a sua volta solo da una interruzione di priorità maggiore. Il grafico seguente permette di schematizzare chiaramente la situazione:

Interessante notare che le interruzioni, in un ambiente multiprocessore, possono “nativamente” giungere anche da altri Cell, questa considerazione permette di scendere ulteriormente nel dettaglio dei sistemi multiprocessore e del calcolo distribuito.

Se ad esempio consideriamo la configurazione più semplice (due soli Cell), uno dovrà essere impostato come master e l’altro come slave; alcune operazioni di servizio, come appunto la gestione delle interruzioni faranno capo unicamente al master, semplificandone notevolmente la gestione e permettendo di pensare al processore slave come una vera e propria estensione del master.

< Pagine precedentiPagina correntePagine successive >
Element Interconnect Bus, interfaccie di I/O e memoria
Cenni alla gestione delle interruzioniConclusioni e prime implementazioni
Synergistic Processor Element e storage model
PowerPC Processor Element
Lo stream processing
L'architettura vista dall'alto
Introduzione
Bibliografia

Vuoi segnalarci una tua notizia? Clicca qui!
Comments
Google
Annunci
Attualità
Fujitsu presenta la soluzione e roadmap Mobile WiMAX System-on-chip
Nuovo masterizzatore DVD esterno Sony DRX-820UL
Nokia 770 Internet Tablet e Google Talk insieme
Core 2 Duo, gioco di parole per i nuovi processori Intel
Recensione Crucial Gizmo! Overdrive 1GB online
LCD con tempo di risposta di 2ms da Acer
ATi ha acquisito la finlandese BitBoys
AMD ritira 3000 CPU Opteron difettose
Intel punta decisa verso i 32 nanometri
Intel vPro: nuova piattaforma per PC aziendali
Prove
Crucial Gizmo! Overdrive 1GB: capacità e prestazioni
Crucial Gizmo!: 1GB per foto, musica e pinguini
Raffreddamento a liquido: quando il gioco si fa duro
Sapphire Radeon X1300: alta definizione per tutti
Enermax Liberty 500W: la libertà fatta alimentatore
Genius Ergo 300: mouse piccolo ma non troppo
Royaltek GPS RBT 2001
Crucial Ballistix Tracer DDR500: semplicemente estreme
HP Business Desktop dx5150: potenza per ufficio
Dal Radeon X600 all'X800: generazioni a confronto in casa Sapphire
Banca dati tutelata ai sensi della legge sul diritto d'autore,vietata la riproduzione anche parziale dei contenuti di questo sitosenza esplicita autorizzazione del webmaster. I contenuti di questo sito non hanno carattere di periodicità e non rappresentano 'prodotto editoriale'. Copyright © 1999-2006 Antonio Trapanese.Tutti i diritti riservati.Tutti i marchi citati in queste pagine sono dei rispettivi proprietari.
Design by Sauro Spagnol.